



작품 부문

차세대반도체 페스티벌 POLARIS SIF 2026



작품명

팀명 (팀원)

Data-Adaptive Hybrid Architectre:
CSR Format SpMV 설계 및 FPGA 기반 성능 비교 분석

SRAM 오케스트라
(김광민, 김윤서, 박상헌, 홍동의)


작품 개요

본 작품은 거대 AI 모델의 파라미터 급증에 따른 연산량 및 메모리 문제를 해결하고, 기존 Structured Pruning의 정확도 한계와 GPU의 희소연산 비효율성을 극복하기 위해 **Unstructured Pruning 환경에 최적화된 FPGA 기반 Hybrid SpMV 가속기**를 구현하였다. 핵심 기술은 연산할 **Data의 Sparsity에 따라, 데이터를 메모리에 저장하고 연산하는 형태를 동적으로 전환 (Dense mode와 CSR Format mode)하는 Data-Adaptive Memory Architecture**를 설계하였다.


Pipelined MAC 및 **Zero-skipping** 제어 로직을 통해 연산 효율을 극대화하였으며, 특히 단일 **SRAM** 자원을 공유하는 **통합 메모리 구조**를 설계하여 FPGA Resource 사용량을 획기적으로 절감하였다. Python 전처리 및 **Vector Size**를 파라미터화한 UART 통신을 연동하여 시스템 동작 검증을 완료하였다. 결론적으로 Memory Wall 문제를 근본적으로 해결하고, 데이터 특성에 따라 최적의 연산 모드를 스스로 선택하는 고효율 **Data-Adaptive Chip** 설계를 실현하였다.

작품 설명

기존 연산 프로세스



CSR (Compressed Sparse Row)




-가중치 0인 불필요한 데이터를 생략하여, '0'이 아닌 유효 데이터의 값/위치를 저장
-유효 데이터만 들어오기 때문에, 동일한 대역폭 내에서 더 많은 값 전달 가능, 연산량 감소

하드웨어 아키텍처

전체 프로세스 Flow

: Sparsity detection을 통해, SpMV 연산 모드를 결정



SRAM IP - DATA Adaptive Chip

< CSR format >

row pointer6	value6	column6
row pointer5	value5	column5
row pointer4	value4	column4
row pointer3	value3	column3
row pointer2	value2	column2
row pointer1	value1	column1

< Dense format >

row-pointer6	num2	num1
row-pointer5	num2	num1
row-pointer4	num2	num1
row-pointer3	num2	num1
row-pointer2	num2	num1
row-pointer1	num2	num1

데이터의 Sparsity에 따라, 연산 모드를 변경하는 하이브리드 아키텍처

FSM logic

- 서로 다른 데이터 포맷이 단일 SRAM을 공유하도록 설계
- 종속되는 메모리 할당이 방지하고 제한된 FPGA Memory 사용량을 획기적으로 절감

■ High Sparsity
(More than 50% sparsity)
→ CSR mode 선택

■ Low Sparsity
(Less than 50% sparsity)
→ Dense mode 선택

- 결정된 모드에 따라 FPGA 제어 신호
(.cnf)를 통해 연산 종료 시점을 확인

[Memory 영역]

: ptr_mem, Data_mem, Dense_mem으로 구성

[Control 영역]
: 비교기(CMP)로 행의 시작과 끝을 확인하고, 데이터 개수
(.cnf)를 통해 연산 종료 시점을 확인

[MAC 영역]

: 메모리에서 읽어온 값들을 행렬곱한 뒤, 누산을 통해 최종
결과값을 산출


모델 검증

■ FPGA - UART 통신 프로토콜 제작

Header(8bit)	CMD(4bit)	ID(4bit)	Data Length(8bit)	Data Length(8bit)	Data
* CMD: 동작 상태(write, read, start, echo)			* Target ID: ptr / CSR data / dense / result		


■ 검증

실제 학습된 모델의 가중치에 Pruning을 적용하여 정확도 손실이 없는 최대 Sparsity 환경을 구축. 이를 UART 통신을 통해 FPGA에서 연산한 결과, 데이터 무결성을 유지하면서도 기존 대비 비약적인 연산 속도 향상을 확인. 다양한 Matrix Density(Sparsity) 레벨과 가변적인 연산 data 크기(parameter) 환경에서 광범위한 테스트를 수행하여, 모든 동작 조건에서의 시스템 안정성 및 데이터 무결성 검증 완료.



Performance Analysis

1. Execution time



Sparsity [10%~40%] 구간
Non-zero elements가 많아 Hybrid 구조의 인덱싱 오버헤드로 인해 Dense 구조가 더 빠른 성능을 보임.

Sparsity 50% 시점
Hybrid 구조의 연산 시간은 513 CLK로 측정되며, Dense 구조의 516 CLK보다 소폭 감소하며 성능이 역전되기 시작.

Sparsity 60% 이상 구간
Sparsity가 높아질수록 Hybrid 구조의 Zero-skipping 효율이 극대화되며 성능 격차가 급격히 나타남.

2. Resource

FPGA resource	Dense	CSR	Dense + CSR	Hybrid (Proposed)
LUT	496	486	984	737
FF	341	344	685	448
BRAM	2.50	2.50	5.00	2.50

설계한 Hybrid 설계가 Dense + CSR 설계보다 LUT는 0.74배, FF는 0.65배 사용하는 것을 확인.
또한, Hybrid model은 단일 SRAM을 공유하도록 설계하여 Resource 측면에서 효율성을 증명하였다.

3. Conclusion

본 설계를 통해 기존 Dense, Structured Foramt 대비 90% Sparsity 기준 최대 4.9배의 연산 가속을 달성하였다. 또한, 이러한 성능 향상이 FPGA 전체 리소스의 LUT 0.74배, FF 0.65배 만을 사용하여 경량화된 하드웨어 구조임을 증명하였다.

제한된 Hybrid 구조는 데이터의 Sparsity가 50%를 초과하는 시점부터 Dense 구조 대비 명확한 성능 우위를 점한다. 이는 해당 구조가 Sparse Matrix Multiplication에 최적화되어 있으며, nonzero가 많은 실제 현업 응용 환경에서 연산 효율성을 크게 개선할 수 있음을 시사한다.

공학적 파급 효과

1. Unstructured Pruning의 하드웨어적 수용 및 초고압축 실현

- ✓ 기존 GPU 친화적인 Structured Pruning이 갖는 압축률의 한계(약 50%)를 극복
→ 90% 이상의 Sparsity 환경에서도 모델의 정확도 손실 없는 연산 가능

2. 메모리 memory wall 해결

- ✓ 유효 데이터(non-zero)만을 선택 전송하는 CSR 변환을 통해, AI 가속의 최대 저해요소인 데이터 전송 부하를 획기적 절감
- ✓ 불필요한 메모리 접근 필요없어 시스템 Dynamic Power 소모 절감, 에너지 효율 극대화

3. GPU의 한계를 보완하는 FPGA 전용 가속기

- * GPU의 한계: 불규칙적 인덱싱이 사용되는 sparse matrix 연산에 비효율적
- ✓ 높은 자유도를 가진 pruning을 가능하게 하여, 고해상도 연산이 필요한 AI 모델에 최적화

기술적 가치

- ✓ 기존 Structured Sparsity의 성능 제약을 극복하고, 알고리즘과 하드웨어 간의 최적화 공백을 해소한 전용 아키텍처
- ✓ 이는 경량화 알고리즘의 이점을 하드웨어 수준에서 손실 없이 구현하는 차세대 연산 가속 기술

미래적 가치

- ✓ 현재 AI 모델이 요구하는 파라미터가 급증하고, 반도체 공정의 미세화 가 진행됨에 따라, 이를 뒷받침할 성능의 하드웨어가 필수적인 상황
- ✓ 본 제안의 Sparsity-adaptive 구조를 적용할 경우, 연산 성능, 자원 활용도, 효율성이 기하급수적으로 향상될 것으로 기대

